港大研究團隊突破類腦聯想記憶的容量極限分享到：
      香港新聞網9月6日電 香港大學（港大）工程學院電機與計算機工程系和先進半導體與集成電路中心（CASIC）的研究人員在類腦計算領域取得重大突破。團隊與惠普實驗室（Hewlett Packard Labs）合作，開發出一種憶阻器晶片，克服了長期以來制約“聯想記憶”容量的極限，即類似大腦般從部分線索中回憶出完整信息的能力，並且即使在大部分硬體失效的情況下，仍能保持可靠運行。這項發現已發表於國際期刊《自然-通訊》（Nature Communications）。 “聯想記憶（Associative memory）”是大腦輕而易舉就能實現的功能，例如只需聽到數個音符，整首歌曲便浮現腦海；瞥見面貌片刻，就能辨認出對方身份。這與電腦中的隨機存取記憶體（RAM）不同，RAM必須準確地告知資訊儲存在哪裡，而聯想記憶是透過“內容”來檢索資訊，這正是模式補全、糾錯和辨識所依賴的核心能力。 傳統上，此類系統的容量受到網路規模的限制，如儲存的模式越多，就越容易混淆，而儲存更多就意味著要建立更大的網路。由先進半導體與集成電路中心副主任李燦教授和博士研究生賀誠平先生領導的研究首次證明，一種硬體自適應學習演算法：在訓練過程中測量並補償每塊晶片真實的裝置缺陷，結合多層網路設計，能夠在真實的憶阻器硬體上突破這一容量上限。 李教授解釋：“真正的硬體從來都不是完美的，因此我們不去對抗它的缺陷，而是教會系統去接納它們。透過演算法與硬體的協同設計，我們能夠儲存遠更多的記憶，並且即使在裝置失效時也能保持可靠——這正是將類腦運算帶入現實世界所需要的。” 團隊的實驗數據顯示，同一系統在處理二進位和連續值資料的同時，所使用的裝置數量減少了多達95%，晶片保持了先前最先進設計約兩倍的儲存容量，其容量成長速度超過了網路本身規模的成長。這是一種傳統單層設計無法實現的“超線性”擴展。 由於該晶片利用憶阻器交叉陣列天然的並行性，能夠一次更新整個網絡，因此與傳統方法相比，它還將回憶時間縮短了多達99.7%，並將能源效率提升了多達8.8倍。這些結果不僅在模擬中得到驗證，還在一塊圍繞64×64憶阻器陣列構建的完全整合晶片上得到了驗證。 這項突破為以記憶為中心的人工智能，提供了穩健、低功耗神經形態硬體的發展方向。對於需要遠離資料中心、在嚴格功耗限制下可靠運行的智慧邊緣設備，例如感測器和穿戴式裝置而言，應用前景尤其具備發展潛力。 （完） 【編輯：陳卓儀】
相關新聞 |
視頻更 多
2026日本亞運會｜港隊劍擊24人出賽 總教練稱全項目有力衝獎牌
《美麗香港2.0》——作曲家梅廣釗寫給香港的情書
神功戲、擺幽席、化大士、破地獄……香港四種盂蘭勝會你都分得清嗎？
“沒進醫保但已成主流” 中醫藥已傳播至196個國家和地區
隋唐美學新風貌 一場展覽盡覽傳統服飾與現代設計交融
【通講壇】洪水橋片區開發模式大有不同 香港北都發展進入快車道
開學第一課不談成績談宇宙 科學家進校園點燃香港青少年創科夢
來論更 多評論更 多
論壇更 多閱讀排行
|
